in verilog ..... reguired Hilfe

S

sreenu236

Guest
Ich schreibe verschiedene Module im gleichen verilog file.so i want verwenden dieselben Parameter in allen Modulen.wie zu erklären, "Parameter"-Befehl weltweit
ex:

 
Makros verwenden wie `definieren ..dass in Ihrem Fall zu lösen ..

 
sreenu236 schrieb:

Ich schreibe verschiedene Module im gleichen verilog file.so i want verwenden dieselben Parameter in allen Modulen.
wie zu erklären, "Parameter"-Befehl weltweit

ex:
 

Welcome to EDABoard.com

Sponsor

Back
Top