Wie erstelle ich neue System Verilog-Datei auf Questasim .....?

G

Guru59

Guest
Ich möchte System Verilog auf Questasim (6.2a), aber ich konnte sie nicht finden System verilog Erstellung der Datei auf Questasim (6.2a) Praxis ...

Wer Hilfe .....!

 
OK,
Ich möchte Sie bitten, die technische Hinweise überprüfen
goto MainMenu>> Hilfe> Technotes> sysvlog nur um sicherzugehen, dass sie unterstützt
SystemVerilog, weil ich nicht weiß über die alten Versionen von QuestaSim.

Wenn es SystemVerilog unterstützt, aber es ist nicht SystemVerilog Erstellung der Datei, dann wird ihr einen Bug, so nur jeder Quelle zu öffnen und speichern unter. Sv und es sollte funktionieren.

Grüße

 
Hallo,
eine Datei und speichern Sie es verwenden. sv ........ dann kompilieren Sie es mit Befehl ein:
qverilog-sv filename.sv

-Manmohan

 

Welcome to EDABoard.com

Sponsor

Back
Top